随着人工智能芯片的飞速发展,基于经典数字超大规模集成电路和高性能处理器的设计方法已经遇到存储墙和功耗墙的瓶颈。基于存算一体电路的非冯架构有望突破上述瓶颈。目前,单芯片存算一体的规模与数字VLSI仍有差距。本报告将介绍通过一款完成流片验证的多芯粒集成的存算一体系统,具体包括:1)面向存算一体的低功耗、低位宽AI芯片的算法-电路-架构协同设计,2)多芯粒视角下的“存内计算”与“存边计算”计算模型,3)面向片间互联的全数字可开源Die-to-Die Link PHY,4)芯粒(Chiplet)间AI算法的映射方法与数据流优化。
陈迟晓